HBM遇上玻璃基板：JEDEC新标准SPHBM4到底在改什么
摘要：JEDEC正式发布SPHBM4新标准，能在标准封装里跑出HBM4性能，信号引脚减少到五分之一，传输速度提升四倍，内存和计算芯片距离拉远到20毫米。这标准让玻璃基板的价值突然变大，也折射出AI芯片成本结构正在发生的变化。
新标准不是把HBM4拆了重造而是重新打包了一下
JEDEC这次搞出来的SPHBM4标准，全称叫标准封装HBM4，是在DRAM存储器小组委员会讨论完后，最终得到董事会批准的。你可以把它理解成HBM4的一个“标准版”或者“经济适用版”，不是把原来的HBM4性能砍掉，而是换了一种打包方式。
原来的HBM4需要用到先进封装，就是那种特别贵的、工艺特别复杂的封装技术。像台积电的CoWoS这类东西，产能有限价格还贵，不是谁都能随便用的。SPHBM4想做的事情很简单：能不能用普通点的封装、普通点的基板，照样跑出接近HBM4的性能。
这就有点像你买了一台高性能电脑，原来的配置需要专门定制一个水冷机箱，现在出了个新版本，普通机箱也能装进去，性能损失不大但价格便宜很多。JEDEC这个标准组织做的就是给整个行业定一个统一的“普通机箱”规格。
信号引脚减少到五分之一背后是全新的时钟方案
SPHBM4最厉害的地方在于它的信号传输设计。原来的HBM4需要很多信号引脚来传递数据，现在SPHBM4把需要的信号引脚数量减少到了五分之一。这意味着芯片可以做得更小、封装可以更简单、成本可以大幅下降。
那它是怎么做到的呢？靠的是新的时钟方案，把传输速度提到了HBM4的四倍。简单来说，就是让每个引脚跑得更快，这样用更少的引脚就能达到差不多的总带宽。你可以理解为原来需要五条车道才能跑完的车流量，现在一条车道提速四倍，差不多就能顶上了。
JEDEC公布的高层框图里展示了这个时钟方案，包括每引脚32Gbps速度等级的示例。这个速度已经相当快了，在标准基板上能跑出这样的速度，技术上确实有两下子。关键是这套方案是标准化的，大家照着做就行了，不用每家都自己研发一套。
内存和计算芯片拉开到20毫米给散热留出了操作空间
SPHBM4还有一个重要的改变是连接结构。新标准允许主机计算芯片和内存之间的连接距离最大可以到20毫米。以前这些芯片都是紧贴着的，距离非常近，因为距离越近信号传输越快越稳定。
但贴太近也有问题，就是散热。AI芯片发热量巨大，计算芯片和内存挤在一起，热量都堆在一块，散热很难做。现在SPHBM4允许把它们拉开到20毫米，这个距离虽然听起来还是很近，但在芯片封装尺度上已经算是相当大的空间了。
拉开距离之后，散热管理的灵活性就大多了。你可以在中间放散热材料，可以设计更好的风道，也可以把热量最集中的计算芯片单独做散热方案。这对于那些功耗越来越恐怖的AI加速芯片来说，是个很实际的改进。
玻璃基板这个老话题因为新标准突然又热了起来
这次SPHBM4标准出来，业内分析师最关注的反而是它对玻璃基板的影响。玻璃基板这个概念已经炒了好几年了，三星、英特尔、台积电都在研究。相比传统的有机基板，玻璃基板在热稳定性、平整度和精细布线方面都有优势。
但玻璃基板一直没能大规模商用，主要卡在生产工艺和成本上。玻璃这东西容易碎，钻孔难，良率上不去，成本就降不下来。而且玻璃基板的膨胀系数和芯片不太一样，温度变化时容易出问题。
SPHBM4的出现让玻璃基板的价值突然变得具体了。因为SPHBM4用的是标准封装结构，对基板的要求降低了，这意味着玻璃基板可以先用在对精度要求不那么高的地方，逐步积累工艺经验。业内有个说法：玻璃基板是实现大尺寸封装的基础，而SPHBM4让HBM级别的存储器能以更经济的方式放到玻璃基板上。
大尺寸封装和SPHBM4搭配起来会产生新的可能性
为什么要做大尺寸封装？因为AI芯片越来越复杂，计算核心越来越多，内存需求越来越大。如果你要把所有这些都塞进一个封装里，基板面积就得变大。传统的有机基板面积做大了容易翘曲，精度也跟不上，这时候玻璃基板的平整度优势就出来了。
但玻璃基板本身不便宜，如果还得配上昂贵的先进封装技术，成本就太高了。SPHBM4的思路是，用标准封装就能跑出足够好的性能，这样玻璃基板加标准封装的组合就成了一个性价比很高的选项。你可以把多个计算芯片和多个内存芯片都放在一个大尺寸的玻璃基板上，用标准封装技术连接它们，总成本可能比小尺寸加先进封装还要低。
这种组合对于AI推理芯片、边缘计算芯片这些对成本敏感但又需要高带宽的场景特别有吸引力。以前只有土豪级的训练芯片才用得起HBM，现在推理芯片可能也用得起了。
存储厂商和AI生态系统的态度决定标准能走多远
标准定出来了，但能不能真正用起来，还得看产业链上下游的反应。三星电子和SK海力士是全球HBM的主要供应商，它们如果不推出SPHBM4的产品，这标准就是一纸空文。好消息是这两家都参与了JEDEC的标准制定，内部应该已经在评估产品化的时间表了。
台积电、英伟达这些AI半导体生态系统的核心玩家也很关键。台积电负责封装，英伟达负责设计芯片，它们采用这个标准，整个产业链才能转起来。目前来看，英伟达对HBM的需求量大得惊人，如果能用SPHBM4降低部分产品的封装成本，对它来说也是好事。
需要说明的是，SPHBM4不是要取代现有的HBM4，而是作为一个补充选项。高端训练芯片可能继续用先进封装加HBM4，追求极致性能。中端推理芯片、边缘设备、汽车芯片这些对成本更敏感的，就可以考虑SPHBM4的标准封装方案。
成本结构的变化才是真正影响行业格局的东西
AI芯片的成本构成正在发生变化。以前大家最关心的是算力，也就是计算芯片本身的能力，内存和封装是配角。但现在情况不一样了，HBM本身就很贵，先进封装更贵，这两项加起来在总成本里的占比越来越高。
SPHBM4相当于给行业提供了一个“降本”的标准化路径。如果你愿意牺牲一点点性能，就能省下不少封装和内存成本。这个选择对于很多AI应用来说是很划算的，因为并不是所有场景都需要极致性能，很多场景需要的是性价比。
从更长远的角度看，SPHBM4可能会推动HBM从训练场景向推理场景大规模渗透。推理的市场规模比训练大得多，但推理对成本更敏感。如果HBM能把成本降下来，它的应用范围会比现在大好几倍。
玻璃基板的商业化进程可能因为有了明确的应用场景而加速
玻璃基板一直缺的是一个明确的应用场景。技术上讲了很多优势，但芯片厂不知道用在哪里最合适，投资回报算不过来。现在SPHBM4给出了一个清晰的使用场景：大尺寸标准封装HBM方案。
有了这个场景，玻璃基板的研发投入就有了方向。厂商知道要做成什么样的产品，要解决哪些具体的工艺问题，目标变得很明确。而且这个市场够大，AI芯片的需求还在快速增长，只要能解决良率和成本问题，玻璃基板就有可能真正进入量产阶段。
当然挑战还是有的。玻璃基板的钻孔技术、金属化工艺、可靠性测试这些都还需要继续突破。但至少现在行业看到了一个切实可行的应用路径，这比空谈技术优势要有用得多。
标准封装HBM4这个名字本身就说明了很多问题
SPHBM4里的“SP”就是标准封装的意思。名字里特意强调这个，说明JEDEC认为封装标准化是HBM未来的一个重要方向。行业趋势一直在往定制化、专业化走，但标准化反而在封装这个环节被重新提出来了。
这并不矛盾。先进封装越来越贵、越来越复杂，已经成了阻碍HBM普及的一个瓶颈。标准化封装就是用来打破这个瓶颈的。让HBM不用非得配先进封装才能用，这对整个行业的健康发展是有好处的。
还有一个角度是供应链安全。先进封装的产能主要集中在少数几家厂商手里，产能紧张的时候有钱也买不到。标准封装可以用更多厂商的产线，供应更灵活，风险更分散。
从HBM4到SPHBM4整个行业正在寻找性能和成本的平衡点
HBM本身已经发展了好几代，每一代都在提高带宽、降低功耗。但性能提升的同时成本也在涨，而且涨得越来越快。SPHBM4可以看作是行业在追求性能极致之后，开始回头考虑成本和可及性的一个信号。
这和AI行业的大趋势是一致的。去年大家都在抢算力、抢HBM、抢先进封装产能，只要性能够强，多贵都有人买单。但今年开始，大家开始算账了，开始考虑性价比了，开始关心推理成本了。SPHBM4就是这个趋势在存储和封装领域的具体体现。
技术标准的制定往往反映的是行业共识。JEDEC能通过这个标准，说明存储器厂商、芯片设计公司、封装厂、系统厂商在这些问题上已经有了基本的共识。接下来就看产品什么时候出来了。
20毫米的距离对于芯片封装来说算得上是一次结构性的调整
前面提到SPHBM4允许内存和计算芯片的距离拉到20毫米，这个变化的影响其实比看起来要大。在芯片封装领域，20毫米已经足够改变整个封装的布局逻辑。
以前设计封装的时候，内存必须紧挨着计算芯片，不然信号延迟太大，带宽上不去。这就导致封装布局很受限制，散热器只能盖在整块芯片上面，效率不高。现在内存可以挪开一点，布局的自由度就大了很多。
你可以把计算芯片放在封装正中间，内存放在四周，中间留出空间做散热通道。也可以把计算芯片和内存分开放在不同的区域，各自做优化的散热方案。甚至可以在中间加一些无源元件或者信号中继器。这些都是以前不太可能做的设计。
对于AI芯片来说，散热已经成了比算力更难解决的问题。很多芯片不是算力不够，而是功耗太高、散热做不好，导致实际性能发挥不出来。SPHBM4在这个方向上给出了一种标准化的解决方案。
新标准会不会被用起来最终还是看产品定义和市场需求
标准归标准，产品归产品。SPHBM4能不能成，最终要看存储器厂商的产品规划和系统厂商的采购意愿。从目前的信息来看，三星电子和SK海力士都在关注这个标准，台积电也在评估相关的封装方案。
市场需求是存在的。AI推理芯片需要高带宽但又对成本敏感，汽车芯片需要高可靠性但又不能太贵，边缘设备需要高性能但又空间有限。这些场景都是SPHBM4的潜在市场。
当然也有不确定因素。如果先进封装的产能扩张很快、成本下降很快，那SPHBM4的成本优势就没那么明显了。或者如果AI芯片的性能需求继续猛涨，大家对成本不那么在意，那SPHBM4也可能只是一个备胎选项。
但不管怎么说，JEDEC这次制定SPHBM4标准，给行业多了一个选择。有选择总比没选择好，竞争多一点、方案多一点，最终受益的是整个产业链和终端用户。
总结：SPHBM4是JEDEC刚通过的HBM4标准封装版本，信号引脚减五分之四、速度翻四倍、内存与计算芯片间距拉到20毫米，用标准基板就能跑出HBM级带宽。这个标准让玻璃基板在大尺寸封装里有了明确用武之地，也反映出AI芯片行业从单纯追性能开始兼顾成本和可及性。存储厂商和AI生态的采用速度决定它能不能真正落地。
极客辣评
SPHBM4 比表面有意思。
核心就一件事：用标准封装跑 HBM，不用死磕 CoWoS，信号引脚砍到 1/5，成本门槛降一大截。
对谁好：标准封装厂、玻璃基板玩家（康宁/申和）。大封装+热管理灵活性正好是玻璃基板的擅长领域。
对谁不好：先进封装设备商，高稀缺溢价会被稀释。
门槛还是那两个：三星/SK 出不出产品，NV/台积用不用。标准不落地就是废纸。