谁在拯救联发科的AI芯片？一场被忽视的SerDes战争正在爆发！
最近半导体圈炸锅了，不是因为英伟达又发财报、不是谷歌TPU升级，也不是英特尔裁员，而是一封来自台湾“小道消息”的爆料，直接把联发科推上了风口浪尖。
有人竟然说，谷歌正在考虑用联发科的TPU？你没看错，就是那个一直被大家当成手机芯片厂的联发科！一开始，我跟文章作者一样，第一反应是：胡扯！谷歌怎么可能用联发科做AI加速器？
但随着越来越多线索浮出水面，我们突然意识到——也许我们都错了。
更离谱的是，真正背后“默默托底”的，居然是一家低调到几乎没人关注的公司：Semtech（升特）。
而这一切的关键，就藏在一个极其冷门、连数据手册都拿不到的芯片里：GN8112。
这场SerDes（串行器/解串器）战争到底发生了什么，又是如何可能让联发科从边缘角色变成AI硬件新势力的。
CTLE——高速信号传输里的“隐形放大器”，但代价巨大
说到SerDes，大家可能一头雾水，但其实它就是现代芯片之间通信的“高速公路咽喉”。
没有它，112G、224G的数据根本跑不动。而CTLE（Continuous-Time Linear Equalizer），中文叫“连续时间线性均衡器”，就是这条高速公路上的“信号加油站”。它的作用是在数据跑远之后、信号衰减时，把信号“放大”回来。
听起来很美好是吧？但问题来了：所有放大器都会加噪声！而且所有有源放大器都要耗电！这就意味着，CTLE不是你想加就能加的。加得太多，你信号是回来了，但噪音也回来了；加得太少，信号衰减到根本识别不了。
所以，CTLE的部署位置、调教参数、通道损耗情况，每一项都决定了你能不能真正“拯救”一个本就不合格的SerDes设计。
而联发科，恰恰就在这个命门上栽了大跟头。
联发科的SerDes设计为什么被全网嘲笑？ISSCC 2025实锤翻车
今年2月的ISSCC（国际固态电路大会）上，联发科高调展示了他们基于N4工艺的超高带宽SerDes方案，结果被业内狠狠打脸。
问题出在哪？他们居然用了两个DFE（判决反馈均衡器）Tap！
现代主流高速SerDes普遍只用一个DFE Tap，因为多一个就意味着在出错瞬间会引发更严重的“突发错误传播”。
那联发科为什么偏要这么干？作者推测，根本原因在于他们ADC（模数转换器）里还加了额外增益，这本身就是一个非常危险的设计选择。
数据显示，那个ADC interleaves增益高达8dB，直接导致采样误差大到离谱，于是只能靠32-tap浮点DFE系数去强行“打补丁”。
这种“用复杂性掩盖架构缺陷”的手法，在高速SerDes领域基本等于自杀。难怪业内看不下去了。
Semtech GN8112：谷歌2027年AI芯片的秘密武器？
但事情出现了转机。
最近有可靠消息表明，谷歌2027年的新一代AI芯片可能全面采用Semtech的ACC（Active Copper Cable，有源铜缆）方案，单通道带宽高达200Gbps。
更关键的是，Semtech的CEO最近在内部大力推广把ACC芯片（比如GN8112）直接用在PCB板上，而不仅仅用在电缆里。
这意味着什么？意味着整个信号链路——从芯片出来、通过PCB、再到连接器、再到电缆——全程都可以靠Semtech的线性均衡器“保命”。
如果联发科愿意彻底推翻他们现在的SerDes架构，砍掉ADC里的奇葩增益，去掉多余DFE，然后把信号调理的重担交给Semtech的GN8112，那他们那个“劣质SerDes”还真有可能在系统层面“合格”起来。
虽然听起来像是把“烂摊子外包”，但在AI芯片越来越拼成本、拼能耗、拼交付周期的今天，这种“借力打力”的做法或许正是谷歌想要的供应链多元化策略。
为什么拿不到Semtech的数据手册比登天还难？
说到这里，你是不是也想看看GN8112到底性能如何？
不好意思，Semtech根本不给你机会。作者已经用工作邮箱注册了官方MySemtech账户，结果在私密门户里根本找不到GN8112的数据手册。他多次发邮件索要，对方直接“已读不回”。
更夸张的是，Semtech官网甚至根本没列出他们下一代224Gbps的芯片！这种“神秘主义”操作，在高度依赖仿真的高速信号设计领域简直是灾难。因为“15dB均衡能力”这种参数本身毫无意义——你得知道它的噪声基底、CTLE形状、PVT（工艺-电压-温度）稳定性、调谐颗粒度，否则根本没法定位它在系统中的最佳部署位置。
所以：谁能搞到这份数据手册？这已经不是技术好奇了，而是决定联发科命运的关键拼图。
线性均衡器部署的“甜蜜点”：太近饱和，太远没用
这里必须科普一个核心概念：线性均衡器不是随便焊在板子上就行的。
它有一个非常窄的“甜蜜点部署区间”。
如果离SerDes发送端（Tx）太近，信号还没衰减，放大器一开就直接饱和失真；
如果离接收端（Rx）太远，信号已经衰减到被噪声淹没，这时候再放大，等于把噪声也一起放大，雪上加霜。
理想的部署位置，是在信号衰减到刚好还能区分“0”和“1”的边缘，这时候CTLE提供增益，把信号拉回可识别区间，同时噪声增加还在容忍范围内。
这个“边缘”具体在哪？
完全取决于链路长度、铜材质量、频率响应、温度波动……没有实测数据和完整模型，光靠“up to 15dB”这种营销话术，根本没法做工程判断。
这也是为什么作者强调：没有Semtech数据手册，他的整个“联发科+Semtech救场”理论就只是空中楼阁。
为什么说“透明链路训练”其实是句正确的废话？
Semtech宣传GN8112能“透明支持IEEE 400GBASE-CR4的自动协商和链路训练”，听起来很牛对吧？
但作者毫不客气地指出：这在技术上没错，但在工程实践上就是废话。
因为一旦你加了外部CTLE，整个通道的频率响应就变了，SerDes内部的自适应算法必须重新学习、重新训练。
而每多一个可调节点（比如GN8112的均衡增益），链路训练的复杂度就指数级上升。
再加上CTLE本身对工艺、电压、温度极其敏感，你今天调好的参数，明天换一块板子可能就失效了。
所以“透明”只是指协议层面没改动，但系统层面的调试痛苦，只有工程师自己知道。
这也解释了为什么目前主流AI芯片厂商（比如英伟达、博通）宁愿自己把SerDes做得极致，也不愿依赖外部均衡器——因为太难调、太不稳定、供应链也太单点（Semtech几乎独供）。
谷歌的真实意图：用ACC方案打破博通垄断？
回到开头那个“谣言”：谷歌是不是在用联发科TPU？
作者现在觉得，未必是TPU本身，而是谷歌在测试一种全新的AI芯片信号架构——用大量Semtech线性均衡器+便宜SerDes，替代博通那种“全集成、高成本、高功耗”的SerDes方案。
这背后其实是谷歌对博通“卡脖子”的反击。
博通的SerDes确实强，但价格高、交期长、绑定深，一旦出问题整个AI服务器产线就得停工。
如果能用联发科这种成本更低的SerDes IP，配合Semtech的ACC方案，在系统层面“打平”性能，那谷歌就能大大降低对博通的依赖。
即使最终功耗高一点、调试难一点，只要总拥有成本（TCO）更低，对谷歌这种规模的公司来说，就值得赌一把。
所以，这场SerDes战争，本质是AI硬件供应链的“去中心化”之战。
能耗代价：每比特多烧1.5到2.5皮焦，但或许值得
有人会问，用外部CTLE会不会让AI芯片更耗电？答案是肯定的。
据作者估算，每个GN8112这类线性均衡器会带来大约1.5–2.5 pJ/bit（皮焦每比特）的额外能耗。听起来不多，但如果你有成千上万个通道，累积起来就很惊人。
不过好消息是，因为GN8112是放在芯片外部（PCB或电缆上），这部分功耗不会增加AI ASIC本身的热密度，散热压力相对小很多。也就是说，虽然总功耗上升了，但不会导致芯片局部过热、降频，这对AI训练集群来说可能反而是更可接受的trade-off。毕竟，在AI芯片里，SerDes本身可能就占了30%以上的功耗，如果能用外部方案“卸载”一部分SerDes复杂度，让核心逻辑跑得更稳，整体能效未必更差。
结语：技术没有绝对优劣，只有系统级权衡
这里揭示了一个被很多人忽略的真相：在AI硬件竞赛中，没有“完美方案”，只有基于成本、交付、供应链、调试复杂度、功耗分布等多重约束下的系统级权衡。
联发科的SerDes单独看是垃圾，但在Semtech的CTLE加持下，可能就变成“够用就好”的解决方案；
Semtech的芯片参数模糊、数据难拿，但偏偏可能是打破博通垄断的关键钥匙。
而谷歌，作为全球AI基础设施的终极玩家，完全有能力和动机去尝试这种“非主流”组合。
所以，别再嘲笑联发科做AI了——也许再过两年，你手里的AI服务器里，就藏着一颗“联发科+Semtech”的混合芯。技术世界的魅力，就在于永远有黑马逆袭的可能。