芯片黑洞：IVR+硅电容试图把电源塞进封装里

banq
TSMC三大CoWoS平台深度整合IVR与S-SiCap硅电容，实现供电密度5倍跃升、瞬态响应纳秒级、系统效率提升30%，全面支撑NVIDIA、AMD等AI芯片千亿瓦级供电需求。

你可能没听过“IVR”这个词，但它正在悄悄改变整个AI芯片世界的供电方式。


集成式电压调节器（IVR）

简单来说，集成式电压调节器（IVR）是一种"内置电源管家"技术——它把传统电压调节所需的电感、电容、控制电路等零部件，全部塞进一个小芯片或封装里。

► 为什么要用IVR？传统供电方式需要一堆笨重的外接元件（尤其是大块头电感和电容）来稳定电压，特别占地方。IVR的解决思路是：

  1. 高频工作：用超高频率（每秒开关几亿次以上）进行电压转换，使电感电容体积大幅缩小，就像用高频振动筛代替大号滤网。
  2. 直接集成：
    • 芯片内集成：把供电模块直接做在CPU/GPU芯片内部
    • 封装内集成：像搭积木一样拼在处理器芯片的封装基板上
  • 就近供电：因为体积小，可以直接贴在需要供电的元件（比如处理器核心）旁边，缩短供电距离，减少能量损耗，电压响应更迅速。

    ► 带来的好处这项技术对高性能电脑/数据中心尤其重要：

    • 省空间：电路板占用面积减少超90%
    • 高效能：在低电压大电流场景下，能量损耗显著降低
    • 反应快：处理器突然加减速时，电压能瞬间稳住不卡顿
    • 设计省心：工程师不用再头疼外接元件的布局布线
    • 散热优化：通过精准控制功耗，让发热管理更轻松


    随着AI大模型疯狂“吃电”，一块GPU动不动就上千瓦功耗，传统电源设计早就扛不住了。怎么办？台积电（TSMC）联合英伟达（NVIDIA）、S-SiCap等玩家，祭出了“IVR + 嵌入式硅电容”的王炸组合，直接把供电系统塞进芯片封装内部！这不仅是技术突破，更是未来高性能计算（HPC）和数据中心的命脉所在。

    未来他们会将数据中心也塞进芯片封装内部，这大概就是芯片封装的黑洞焦虑心理吧

    先说第一个重磅案例：台积电在自家最先进的CoWoS-L平台（也就是“本地化芯片-晶圆-基板”封装）里，把集成电压调节器（IVR）和嵌入式深沟槽电容（eDTC）深度绑定。这个eDTC可不是普通电容，它结构上跟S-SiCap家的堆叠式硅电容非常像，直接“长”在硅中介层（interposer）里，单位面积电容密度高达好几微法每平方毫米（μF/mm²）！什么意思？就是说在指甲盖大小的地方，塞进了过去需要一块电路板才能实现的储能能力。

    更关键的是，这套系统分工明确：IVR负责处理千瓦级别的电源转换，而eDTC则作为“本地急救包”，在AI芯片突然飙高负载时，瞬间补充电流，防止电压骤降（也就是工程师常说的IR Drop）。

    而且，它还配合背面供电网络（BSPDN），把电源层和信号层物理分开，彻底解决干扰问题。

    这招对英伟达的AI GPU简直是雪中送炭——你想啊，训练大模型时，芯片每秒开关上亿次，电流波动剧烈，没有这种“贴身保镖”式的供电，根本稳不住。

    就在2025年4月，台积电公开展示了这个IVR原型，垂直供电密度直接干到传统分立方案的5倍！系统整体效率提升20%到30%，散热也更好，专为数据中心级AI服务器量身打造。

    再来看第二个案例，主角换成了英伟达。

    在台积电下一代CoWoS技术中，英伟达自己设计的电源管理芯片（PMIC）直接和超薄硅电容、微型电感集成在一起，做成一个完整的IVR模块，然后整个“埋”进只有100微米厚的硅中介层里！注意，100微米是什么概念？比一根头发丝还薄。这个PMIC用的是16纳米工艺，搭配的正是类似S-SiCap第三代产品的超薄堆叠电容，整个结构形成三层堆叠的CoWoS封装。

    最牛的是，这些电容不是贴在表面，而是嵌在中介层底部，支持“无凸点”垂直堆叠——这意味着芯片可以叠得更高、更密，还不怕信号干扰。

    这套方案专为英伟达Blackwell系列GPU（比如B200，功耗高达1200瓦！）打造，用于高性能计算和AI训练。

    2025年6月，它已经进入量产验证阶段，直接推动台积电CoWoS产能扩张。

    好处有多夸张？外部元器件几乎砍光，PCB面积缩小10倍！瞬态响应时间压到纳秒级别，哪怕电流飙到1000安培以上，电压依然稳如泰山，彻底解决高频噪声问题。（如果仅仅解决高频噪声，花了这么大力气是否值得？）

    第三个案例，则聚焦在S-SiCap这家公司的潜力股上
    他们的明星产品——特别是“中介层集成版”（IPC版本）的S-SiCap——正瞄准台积电的CoWoS-S平台。S-SiCap第三代产品，电容密度2.5 μF/mm²，厚度不到100微米，已经通过客户验证，还能根据需求定制，直接嵌入硅中介层。

    它的位置很讲究：放在封装的“焊球侧”（landside），和IVR垂直堆叠。IVR负责降压转换，S-SiCap则专治各种高频噪声，堪称“黄金搭档”。

    2025年上半年，S-SiCap营收暴增210%，其中一大块就来自CoWoS-S平台的AI芯片订单。这套方案特别适合AMD、英特尔（Intel）这类搞多芯片模块（MCM）的玩家，比如把3纳米和4纳米芯片堆在一起的AI加速器。

    更狠的是，2026年它还要进军台积电N2工艺的12层堆叠CoWoS，那可是未来顶级AI芯片的战场。相比传统陶瓷电容（MLCC），S-SiCap更薄、更灵活，和IVR一结合，电压稳定性直接提升50%！难怪高性能计算市场抢着用。（稳压作用来自电容）

    说到这里，你可能想问：为什么非得把电源塞进封装里？答案很简单——距离决定生死。

    电流从主板电源跑到芯片核心，哪怕只有几毫米，也会因为电感效应产生延迟和压降。芯片越小，就变成黑洞，将电源都吸进去了。

    AI芯片现在动辄上千安培电流，开关速度以纳秒计，传统“远距离供电”根本来不及响应。而IVR+嵌入式电容的组合，等于把“发电站”建在了“工厂门口”，供电路径缩短90%以上，效率、速度、稳定性全拉满。但是，为何没有想到把工厂建到发电站门口呢？

    这场变革背后，是台积电、英伟达、S-SiCap等巨头的深度协同。台积电提供先进封装平台，英伟达定义芯片功耗需求，S-SiCap则贡献关键无源器件技术。三方合力，才让“供电内嵌化”从概念走向量产。

    这条路黑洞吸电法虽然走成功了，但是不一定代表未来趋势，条条大路通罗马，在将来AI算力取决于算力中心，而非更细小的芯片时，这种架构未必成为主流，只是他们努力抓住机会试图成为领头者，但是他们从手机芯片细微处开始的出发点，可能就不适合庞大的数据算力中心思路。