在AI算力军备竞赛狂飙突进的今天，一个被业内称为“铜墙”的物理瓶颈正悄然逼近极限——传统铜导线互连已无法再为GPU集群、AI芯片组和高带宽内存提供足够低延迟、超高密度且能耗可控的数据通道。
铜，这个统治芯片通信长达半个世纪的金属，正在被光所取代。
而这场从“电”到“光”的跃迁，不再只是实验室里的科幻构想，它已经进入量产倒计时。
2025年6月15日，全球晶圆代工霸主台积电（TSMC）正式宣布与美国光互连新锐Avicena达成战略联盟，联手开发基于微LED（μLED）的芯片级光互连技术。这不仅是台积电首次将微LED技术从显示领域拓展至先进封装与光通信，更标志着全球AI基础设施正从“电气时代”迈向“光电融合时代”。
这一合作绝非普通的技术合作，而是一场重构AI芯片通信底层范式的系统性革命——它试图用“光墙”取代“铜墙”，用每比特不到1皮焦（pJ/bit）的能效，支撑起未来百万亿参数大模型的训练洪流。
Avicena这家公司，可能对多数人而言还很陌生，但它在光互连圈子里早已声名鹊起。这家总部位于美国科罗拉多州的初创企业，由一群来自英特尔、NVIDIA和光通信巨头的资深工程师创立，核心使命就是突破AI集群内部通信的能耗与带宽瓶颈。
与传统激光器为基础的硅光方案不同，Avicena独辟蹊径，选择微LED作为光源。
为什么？因为微LED天生就适合CMOS集成：尺寸微小（微米级）、驱动电压低、无需温控、寿命长，且可直接与CMOS芯片键合。其招牌产品“LightBundle™”光引擎，采用高密度微LED阵列与光电探测器（PD）配对，实现点对点并行光通信。
目前Avicena已实现每平方毫米超过1Tbps的带宽密度，能效低于1pJ/bit——这是什么概念？传统SerDes电互联的能效通常在5–10pJ/bit，而主流硅光方案也在2–3pJ/bit以上。
这意味着，Avicena的技术不仅快，而且省电到极致。
更关键的是，其通信距离已突破10米，足以覆盖多机架GPU集群，彻底打破AI训练中“通信墙”对算力扩展的限制。目前，Avicena已获得老虎环球、SK海力士、泛林集团（Lam Research）等产业资本6500万美元的B轮融资，并与ams OSRAM达成光源供应链合作，量产路径清晰。而此次被台积电“钦点”为战略伙伴，无疑是对其技术路线的最大背书。
---
那么，台积电为何选择此时入局？答案藏在AI芯片的架构演进里。
随着NVIDIA Blackwell、AMD MI300X、谷歌TPU v5等超大规模AI加速器的推出，单芯片算力虽猛，但系统级扩展却遭遇严重瓶颈。
当前AI服务器普遍采用NVLink或CXL电互连，带宽密度有限，功耗随距离急剧上升，且难以支持超过2米的机架内通信。而台积电自家的CoWoS先进封装虽能堆叠HBM与GPU，但芯片间（Die-to-Die）互连仍依赖铜TSV或微凸块，带宽天花板明显。
为此，台积电近年大力布局“光电共封装”（Co-Packaged Optics, CPO）与“光I/O”（Optical I/O），而Avicena的微LED方案恰好完美契合其SoIC（系统整合芯片）、InFO（集成扇出）和CoWoS三大先进平台。
微LED可直接集成于硅中介层（Silicon Interposer）或重布线层（RDL）上，与逻辑芯片、HBM并列封装，实现“光进铜退”。这不仅提升带宽密度10倍以上，还能显著降低系统热负载——对液冷数据中心而言，这是天赐良机。台积电此举，实则是将其制造霸权从“电互联时代”无缝延伸至“光互联时代”，牢牢掌控AI硬件生态的底层通信标准。
值得注意的是，这场光互连革命并非美国单方面发起，中国台湾地区早已悄然构建起全球最完整的微LED光通信生态。从学术界到产业界，产学研协同之紧密、技术储备之深厚，堪称全球独一份。
以NYCU郭浩中教授团队为代表，学界在氮化镓（GaN）微LED外延生长、光提取效率优化、高速调制等基础研究上成果斐然，多篇论文登上《Nature Photonics》《IEEE Journal of Selected Topics in Quantum Electronics》等顶级期刊。
而另一位关键人物——洪瑞华教授，则被誉为台湾宽禁带半导体与微结构集成的“定海神针”。作为NYCU电子研究所讲座教授，洪教授深耕异质外延、薄膜转移与微发光器件工程多年，其团队率先实现GaN基微LED阵列与CMOS工艺兼容，并成功集成至TSMC的SoIC平台，验证了芯片级光互连的可行性。
更令人称道的是，她与同为光电专家的丈夫吴东兴教授（Tung-Hsing Wu）组成“光电夫妻档”，在LED效率、异质集成与先进封装领域持续突破，被业内称为岛内半导体界的“神雕侠侣”。
除了学界，岛内工研院（ITRI）则是推动技术产业化的核心引擎。作为最重要的应用研究机构，工研院早在2016年就牵头成立“Micro-LED产业联盟”，汇聚上下游50余家厂商，打通从材料、设备到封装的全链条。
近年来，其电子与光电系统实验室（EOSL）全力投入硅光子平台建设，不仅开发出200Gbps/channel的高速光收发模块，更前瞻性地将微LED从显示应用转向光通信。通过激光剥离（LLO）、巨量转移与混合键合等工艺，工研院已实现微LED-on-CMOS的异质集成，支持与TSMC、联电等晶圆厂对接。
更关键的是，工研院正与英国Compound Semiconductor Applications Catapult等国际机构合作，推动InFO-Opto、CPO等先进光封装标准的制定。
富士康研究院（Foxconn Research Institute）的加入，则为这场技术竞赛注入了工业级落地能力。作为全球电子制造龙头，鸿海/富士康不仅自建AI大模型“FoxBrain”（基于120颗H100、四周训练完成），更深度布局光互连硬件。其与台湾大学、沙特阿卜杜拉国王科技大学（KAUST）合作，在2025年CLEO国际光电子会议上展示多波长微LED技术，实现高速可见光芯片通信。
同时，鸿海还在β-Ga₂O₃超宽禁带半导体、量子计算、数字孪生等前沿领域同步推进，构建覆盖“算力–通信–能源–安全”的下一代基础设施矩阵。这种从底层器件到上层AI模型的全栈布局，使其不仅能制造光模块，更能定义光互连在智能制造、自动驾驶、智慧城市中的应用场景。
为何微LED在光互连中如此关键？
核心在于其与CMOS的天然亲和性。
传统硅光方案依赖外部激光器（如DFB），需独立封装、温控复杂、成本高昂，且难以高密度集成。而微LED可直接在硅基板上制作或键合，驱动电路可集成于同一芯片，实现“光源–调制–探测”一体化。
Avicena的LightBundle架构正是基于此：每个微LED对应一个高速PD，形成数千条并行光通道，带宽密度轻松突破1Tbps/mm²。其调制速率已达10Gbps/通道，通过波分复用（WDM）可进一步提升。
更重要的是，微LED发光波长在蓝绿光波段（450–530nm），可被硅高效吸收（硅对可见光吸收系数远高于红外光），大幅提升PD响应度，从而降低接收端功耗。这一特性，让微LED方案在短距（<10m）芯片通信中具备压倒性优势。
代码层面，其驱动可基于标准CMOS逻辑设计，例如：
verilog
// Simplified microLED driver module (conceptual)
module microLED_driver (
input clk,
input [7:0] data_in,
output reg [7:0] led_out
);
always @(posedge clk) begin
led_out <= data_in; // Direct intensity modulation
end
endmodule
这种简洁性，使其极易集成至现有AI芯片I/O电路中，无需重构整个SerDes链路。
----
放眼全球，光互连已成为AI硬件竞争的“新边疆”。
除了Avicena，Ayar Labs（英特尔投资）、Rockley Photonics、光迅科技、华为海思等也在布局硅光或混合光方案。但微LED路线因能效与集成度优势，正获得越来越多关注。
SK海力士之所以投资Avicena，正是看中其未来在HBM光接口中的潜力——下一代HBM或将采用光互连替代铜凸块，带宽直指10TB/s。而TSMC的入局，则意味着光互连将被纳入其3DFabric先进封装路线图，成为CoWoS-R、SoIC-H的标配选项。
对数据中心而言，这将带来革命性变化：液冷系统不再需要为高功耗电互联留出冗余散热空间，机架密度可进一步提升；AI训练集群可跨越机架边界无缝扩展，真正实现“万卡互联”。据测算，若全面采用光互连，单个AI数据中心年节电量可达上亿度，相当于减少数万吨碳排放。
当然，挑战依然存在。微LED的高速调制稳定性、长期可靠性、量产良率等问题仍需攻克；光互连系统的封装对准精度要求极高（微米级）；软件栈与现有AI框架的兼容性也需重构。但Avicena与TSMC的联盟，已为这些问题提供了最强资源组合——前者专注器件创新，后者提供制造与集成平台。预计2026–2027年，首批基于微LED光互连的AI加速器将进入数据中心试用，2028年后有望大规模商用。届时，我们或将见证一个没有“铜线”的AI服务器内部——芯片之间，唯有光在飞驰。